数字码型发生器 Digital Pattern Generator
32 路数字通道与模拟通道同源同步，为 FPGA、ASIC 与协议级测试提供确定性数字激励。不是”给个方波”，而是按接口电平标准输出可以逐位定义的码型。
32
单机数字通道（最高）
10 Gbps
CML最大数据率
1.54 GSps
LVDS最大更新率
100 Ω
差分输出阻抗
Why Tesight DPG?
把数字激励做的更准
数字与模拟，同一时基
原生 LVDS / CML 差分
LVTTL电平可编程
单机32路，可扩展至128路同步
协议级时序验证
配套线缆与探头
Connectivity
三种接入方式，把数字信号完整送出去
A
原生差分：LVDS / CML
通过数字排线连接器直接引出，100 Ω 差分阻抗。AWG-7000 为 CML（10 Gbps），AWG-4000 / 5000 为 LVDS（1.2 / 1.54 Gbps）。适用于被测板已有对应差分接口的场景。
B
转 LVTTL：AT-DTLL8
8 位 LVDS 转 LVTTL 转换器，输出 50 Ω 单端，电平 0.8–3.8 V 可编程。用于被测板只接受单端 LVTTL 的情况，例如多数 FPGA 开发板与 older 逻辑器件。
C
引出线缆：AT-LVDS-SMA8
Mini SAS HD 转 16 路 SMA 的定制数字电缆。把高密度数字口拆成独立 SMA，方便接探头、示波器或自制治具，是调试阶段最实用的一根线。
Channel Specifications
数字通道规格，快速选型
路线一：原生差分输出（LVDS / CML）
型号
数字通道
输出阻抗
输出类型
最大更新率
8 / 16 / 32
8 / 16 / 32
8 / 16 / 32
8
8 / 16
8 / 16 / 32
8
8 / 16
8 / 16 / 32
100 Ω 差分
100 Ω 差分
100 Ω 差分
100 Ω 差分
100 Ω 差分
100 Ω 差分
100 Ω 差分
100 Ω 差分
100 Ω 差分
CML
CML
CML
LVDS
LVDS
LVDS
LVDS
LVDS
LVDS
10 Gbps
10 Gbps
10 Gbps
1.54 Gbps
1.54 Gbps
1.54 Gbps
1.2 Gbps
1.2 Gbps
1.2 Gbps
括号中的 D 后缀表示差分输出型号。数字通道为选件，需在下单时配置。
路线二：经 AT-DTLL8 转 LVTTL 单端
型号
数字通道
输出阻抗
输出类型
最大更新率
8
8 / 16
8 / 16 / 32
8
8 / 16
8 / 16 / 32
50 Ω 单端
50 Ω 单端
50 Ω 单端
50 Ω 单端
50 Ω 单端
50 Ω 单端
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
125 Mbps @0.8 V / 400 Mbps @3.6 V
125 Mbps @0.8 V / 400 Mbps @3.6 V
125 Mbps @0.8 V / 400 Mbps @3.6 V
125 Mbps @0.8 V / 400 Mbps @3.6 V
125 Mbps @0.8 V / 400 Mbps @3.6 V
125 Mbps @0.8 V / 400 Mbps @3.6 V
AT-DTLL8 为 8 位 LVDS 转 LVTTL 转换器，输出电压 0.8–3.8 V 可编程，需单独配置。
路线三：独立台式数字码型（AWG-1100D 系列）
型号
数字通道
内存深度
生成采样率
输出电平
工作模式
AWG-1100D 系列是独立台式仪器，不需要搭配 AWG-4000 以上平台，适合预算有限但需要较多 LVTTL 数字通道的场景。
Related Product Lines
相关产品线
当前产品
码型发生器
DPG 数字码型 · PPG 脉冲码型
信号生成
任意波形发生器
台式 & PCIe/PXIe/LXI模块化 AWG
信号采集
高速数字化仪
最高 5 GS/s | 1.5 GHz | 128 通道同步
Resources
技术资源中心
德思特提供丰富的文章、视频、课程资源及售后附加服务，驱动您的业务迈向卓越。更多资源内容→
WHITEPAPER · 免费下载
任意波形发生器（AWG）技术白皮书
高精度信号生成赋能下一代测试与测量。从行业痛点与技术原理讲起，系统梳理采样率、垂直分辨率、SFDR 等关键指标的工程含义，并给出光电器件驱动、量子操控 / 计算、半导体高速接口测试、射频信号测试四大方向的应用方案与真实客户案例，附 AWG 技术术语表。
提交信息后可免费下载白皮书
选型常见问题（FAQ）
数字码型发生器（DPG）和脉冲码型发生器（PPG）到底差在哪？
差在输出路径和能不能整形。DPG 从数字连接器输出标准电平（LVDS / CML / LVTTL），边沿由电平标准决定，通道数多，最高 32 路，适合驱动标准数字接口。PPG 从模拟通道输出，边沿、幅度、过渡形状都能编程，最高 6.5 Gbps / 24 Vpp，适合信号完整性、抖动应力和 PAM 测试。查看脉冲码型发生器 PPG →
32 路数字通道怎么分配？需要更多路怎么办？
AWG-4018 / 5068 / 7204 单机可配置 8、16 或 32 路数字通道，具体路数在下单时选定。超过 32 路时，通过机箱内同步总线把 4 台设备组合，可扩展到 128 路数字通道，全部共享同一时基。组合后的通道间偏斜按出厂指标保证，不需要额外标定。让工程师帮你算配置 →
LVDS 和 LVTTL 该怎么选？
- LVDS 是差分，抗干扰强、速率高（AWG-4000 为 1.2 Gbps，AWG-5000 为 1.54 Gbps，AWG-7000 的 CML 达 10 Gbps），适合板间高速链路与长线传输。
- LVTTL 是单端，多数 FPGA 开发板、老式逻辑器件和治具都用它，速率较低（0.8 V 时 125 Mbps，3.6 V 时 400 Mbps），但兼容性最好。
- 如果被测板两种都支持，优先选 LVDS。
数字通道和模拟通道能真正同步吗？偏斜是多少？
能。数字通道与模拟通道由同一套时钟与序列器驱动，属于硬件级同源同步，不需要外部触发线把两台设备连起来。这意味着触发抖动、时基漂移这些跨设备同步常见的问题在这套架构里不存在。具体通道间偏斜指标请以对应型号的数据手册为准，我们可以按你的时序预算核对。
数字线缆和转换器必须一起买吗？
不必须，但强烈建议成套配置。AT-LVDS-SMA8（Mini SAS HD 转 16 路 SMA）解决高密度数字口到标准 SMA 的引出问题，调试时接示波器或探头离不开它；AT-DTLL8 只在需要 LVTTL 单端电平时才需要。如果被测板本身就有对应的差分连接器，可以不用转接，直接用原厂数字电缆。
AWG-1100D 系列和 AWG-4000/5000/7000 的数字通道有什么不同？
AWG-1100D 是独立台式仪器，主打 LVTTL 单端、较多通道（18 或 36 路）与低成本，采样率 125 MS/s、缓存 1 Mpts/ch，适合不需要 Gbps 级速率、但需要十几到几十路 LVTTL 激励的场景，比如板级功能测试与治具。
AWG-4000 / 5000 / 7000 的数字通道是平台选件，速率高（1.2–10 Gbps）、可与模拟通道同源同步，适合高速与混合信号测试。两者定位不重叠。
工程师帮您快速选型
被测板是 LVDS 还是 LVTTL、要几路、跑多快——工程师为您提供型号、线缆与转换器的完整清单。
